La industria tecnológica ha chocado contra un límite físico. La principal restricción para expandir la inteligencia artificial ya no es el capital financiero ni el espacio en los centros de datos, sino la disponibilidad absoluta de energía eléctrica. Bajo esta presión estructural, OpenAI ha presentado Jalapeño, su primer circuito integrado de aplicación específica (ASIC) diseñado íntegramente para tareas de inferencia.
Revelado durante la conferencia Hot Chips 2026 en California, este procesador evita centrarse exclusivamente en la velocidad bruta. Su arquitectura responde a un análisis profundo de los patrones de uso diarios en sistemas como ChatGPT y plantea una reconfiguración técnica de la infraestructura que sostiene a los grandes modelos de lenguaje.
El nuevo estándar para Jalapeño: tokens por megavatio
En un entorno con restricciones energéticas severas, el rendimiento máximo teórico pierde relevancia frente a la eficiencia. La industria evalúa ahora el éxito en términos de «tokens generados por megavatio» o por julio de energía consumida.
Jalapeño presenta una potencia de diseño térmico (TDP) empaquetada de 700 vatios. Sin embargo, las pruebas iniciales documentan que el consumo sostenido se mantiene en 550 vatios o menos, incluso al ejecutar las cargas de trabajo más exigentes. Esta gestión dinámica de la energía permite al chip entregar entre 1,5 y 1,9 veces más trabajo útil por vatio en su rendimiento máximo al compararlo con sistemas actuales de NVIDIA, como los superchips GB200 y GB300.
Romper el dilema de la inferencia
Procesar un gran modelo de lenguaje implica dos fases con cuellos de botella opuestos. La fase inicial de pre-llenado asimila el contexto del usuario y exige una enorme capacidad de cálculo puro. La fase posterior de decodificación, encargada de generar la respuesta palabra por palabra, está limitada principalmente por el ancho de banda de la memoria.
Los chips generalistas sufren ineficiencias al cambiar entre estas dos tareas. Jalapeño aborda esta asimetría mediante una técnica de «silicio oscuro». El hardware apaga automáticamente las secciones de cálculo intensivo durante la fase de decodificación y restringe la lectura innecesaria de memoria durante el pre-llenado. Esto permite que el estado del modelo se mantenga estrictamente local, y erradica los retrasos provocados por transferir terabytes de información a través de la red de la placa.
Memoria troceada y la red de Broadcom
El diseño físico del ASIC, fabricado por TSMC en su proceso litográfico (escribir sobre el material con laser) de 3 nanómetros, fragmenta la memoria para ganar velocidad. Cada acelerador cuenta con 216 gigabytes de memoria HBM4. Esta memoria es la cuarta generación de tecnología de memoria de alta velocidad y ancho de banda extremo desarrollada mediante el apilamiento de chips de memoria en 3D.
En lugar de utilizar un sistema unificado, la arquitectura empareja cada segmento del núcleo computacional con un segmento físico de memoria, garantizando un acceso directo a los datos.
Para escalar esta potencia a nivel de centro de datos, OpenAI se alió con Broadcom. Han integrado la tecnología de conmutación Tomahawk. Una familia de chips de red de altísimo rendimiento diseñados para centros de datos masivos e infraestructura de Inteligencia Artificial (IA). Esto estructura un entorno capaz de conectar hasta 2.048 chips en un clúster masivo.
Esta configuración genera un rendimiento agregado de 27 exaflops y unifica 432 terabytes de memoria. Todos sabemos lo que es un terabyte, pero para los menos familiarizados con la arquitectura de computadores, los FLOPS (del inglés Floating Point Operations Per Second) son una unidad de medida que indica el número de operaciones de coma flotante (cálculos matemáticos con números decimales) que un procesador o tarjeta gráfica puede realizar en un segundo.
Hardware diseñado por software
El desarrollo de semiconductores de este calibre suele requerir entre tres y cuatro años. OpenAI comprimió este ciclo a apenas nueve meses utilizando sus propios modelos generativos para explorar el espacio de diseño arquitectónico de manera iterativa.
La inteligencia artificial ayudó a acortar los bucles de verificación e identificó ineficiencias de comunicación en etapas tempranas. Este proceso recursivo generó circuitos aritméticos con una huella física un 15% menor y logró incrementos del 20% en el rendimiento computacional frente a las líneas base trazadas por ingenieros humanos. El software escrito por la IA para ejecutar los modelos también superó a las implementaciones humanas previas.
Los números de Jalapeño frente a la competencia
Las métricas validadas por la firma independiente SemiAnalysis muestran muchas ventajas operativas. En la evaluación del modelo GPT-OSS de 120 billones de parámetros, Jalapeño fue restringido artificialmente para operar a la misma velocidad que la GPU GB200 de NVIDIA. En ese escenario de velocidad igualada, el procesador de OpenAI generó más de 53 veces el rendimiento productivo por kilovatio.
El modelo DeepSeek R1, que exige una comunicación masiva en la red interna debido a su arquitectura, Jalapeño procesó 700 tokens por segundo por usuario. Consiguió una latencia drásticamente inferior al operar puramente en modo de token único.
Este es uno de los primeros desarrollos tecnológicos de hardware en los que se ve realmente el impacto de la IA y su capacidad de procesamiento de datos. Jalapeño demuestra que el crecimiento de la inteligencia sintética y su acceso masivo dependen tanto de refinar los algoritmos como de la precisión termodinámica del silicio que los ejecuta.
Si te ha gustado este artículo y quieres recibir más contenido sobre innovación y tecnología directamente en tu correo, suscríbete a nuestra newsletter y mantente siempre actualizado. No somos de los que llenan tu bandeja, solo compartimos los lunes.
